



习题 6

6.1 分析题图 6.1 所示电路, 写出 Y_1 、 Y_2 的逻辑表达式, 列出真值表, 指出电路完成什么逻辑功能。



题图 6.1



题图 6.2

解:

$$Y_1 = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC$$

$$Y_2 = AB + AC + BC$$

真值表如下:

A	B	C	Y_1	Y_2
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

电路为全加器,其中 A, B, C 分别为被加数、加数和进位输入, Y_1 为和, Y_2 为进位输出。

6.2 题图 6.2 是一个多功能逻辑函数发生器电路。试写出当 S_0 、 S_1 、 S_2 、 S_3 为 0000~1111 共 16 种不同状态时输出 Y 的逻辑函数式。

解:


$$Y = \overline{S_0 \bar{A} \bar{B}} + S_1 \bar{A} B + S_2 A \bar{B} + S_3 AB$$

当 $S_0S_1S_2S_3$ 为 0000 ~ 1111 时 Y 的逻辑函数式如下表:

$S_0 \ S_1 \ S_2 \ S_3$	Y
0 0 0 0	1

0 0 0 1	$\overline{A} + \overline{B}$
0 0 1 0	$\overline{A} + B$
0 0 1 1	$\overline{A}$
0 1 0 0	$A + \overline{B}$
0 1 0 1	$\overline{B}$
0 1 1 0	$AB + \overline{A}\overline{B}$
0 1 1 1	$\overline{A}\overline{B}$
1 0 0 0	$A + B$
1 0 0 1	$\overline{A}B + A\overline{B}$
1 0 1 0	B
1 0 1 1	$\overline{A}B$
1 1 0 0	A
1 1 0 1	$A\overline{B}$
1 1 1 0	AB
1 1 1 1	0

6.3 已知某组合电路的输入 A、B、C 和输出 Y 的波形如题图 6.3 所示，试写出 Y 的最简与或表达式。




题图 6.3

解：真值表：


C	B	A	Y
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

$$Y = \overline{C}\overline{B}\overline{A} + \overline{C}BA + C\overline{B}\overline{A}$$

6.4 写出题图 6.4 所示电路的输出表达式。



题图 6.4 逻辑电路



题图 6.5 逻辑电路

解: $Y = \bar{A}B + AC + \bar{A}$

6.5 写出题图 6.5 所示电路的输出表达式。

解: $Y = \overline{\overline{A}BC} + \overline{CD}$

6.6 使用与门、或门及两者组合实现以下逻辑表达式

(a) $Y = AB + C$

(b) $Y = ABC + D$

(c) $Y = A + B + C$

(d) $Y = ABCD$

6.7 用与非门设计一个 4 变量表决电路。其功能是: 4 个变量中有多数个变量为 1 时, 输出为 1, 否则为 0。

解: 设 4 个逻辑变量分别用 A, B, C, D 表示, 输出变量用 Y 表示。

(1) 列真值表:

由电路的功能得真值表:

$A B C D$	Y
0 0 0 0	0
0 0 0 1	0
0 0 1 0	0
0 0 1 1	0
0 1 0 0	0
0 1 0 1	0
0 1 1 0	0
0 1 1 1	1
1 0 0 0	0
1 0 0 1	0
1 0 1 0	0
1 0 1 1	1
1 1 0 0	0
1 1 0 1	1
1 1 1 0	1
1 1 1 1	1

(2) 由真值表画出卡诺图, 得最简与或式:

AB \ CD	CD			
	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	0	1	1	1
10	0	0	1	0


$$Y = ABD + ABC + ACD + BCD$$

(3) 逻辑函数变换：

按题意采用与非门，逻辑函数变换为与非与非式：

$$Y = \overline{\overline{ABD + ABC + ACD + BCD}} = \overline{\overline{ABD} \cdot \overline{ABC} \cdot \overline{ACD} \cdot \overline{BCD}}$$

(4) 画出逻辑电路图：



6.8 某设备由开关 A、B、C 控制，要求：只有开关 A 接通的条件下，开关 B 才能接通；开关 C 只有在开关 B 接通的条件下才能接通。违反这一规程，则发出报警信号。设计一个用与非门组成的能实现这一功能的报警控制电路。

解：设开关 A、B、C 表示三个逻辑变量，开关闭合为 1，开关断开为 0；用变量 Y 表示报警信号，当报警时 Y 为 1，否则为 0。

(1) 列真值表：

由电路的功能得真值表：

A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	0

(2) 化简逻辑函数：由真值表画出卡诺图，得最简与或式：

		BC			
		00	01	11	10
A	0	0	1	1	1
	1	0	1	0	0


$$Y = \overline{A}B + \overline{B}C$$

(3) 逻辑函数变换：


按题意采用与非门，逻辑函数变换为与非与非式：

$$Y = \overline{\overline{Y}} = \overline{\overline{BC} + \overline{AB}} = \overline{\overline{BC}} \cdot \overline{\overline{AB}}$$


(4) 画出逻辑电路图：



6.9 有一水箱由大小两台水泵 M_L 和 M_S 供水，水箱中设置了 3 个水位检测元件 A、B、C，如题图 6.9 所示。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位高于 C 点时水泵停止工作；水位高于 B 点而低于 C 点时 M_S 单独工作；水位低于 B 点而高于 A 点 M_L 单独工作；水位低于 A 点时 M_L 和 M_S 同时工作。
1) 试用门电路设计一个控制两台水泵的逻辑电路；2) 使用 Multisim 软件完成电路功能仿真验证。



题图 6.9



题图 6.10

解：(1) 根据逻辑功能要求确定输入，输出变量并进行状态赋值：

设输入变量为 A、B、C，输出变量为 M_S 、 M_L ，水泵 M_S 、 M_L 不工作时为 0，工作时为 1。

(2) 由题目要求知，ABC 组合只有 4 种情况：000（水面高于 C），001（水面高于 B），011（水面高于 A），111（水面低于 A）。因此，真值表为：

A	B	C	M_S	M_L
0	0	0	0	0
0	0	1	1	0
0	1	0	×	×

0	1	1	0	1
1	0	0	×	×
1	0	1	×	×
1	1	0	×	×
1	1	1	1	1

(3) 根据真值表写出输出 M_S 、 M_L 的逻辑表达式并利用卡诺图化为最简表达式，卡诺图如下图所示：

		BC			
		00	01	11	10
A	0	0	1	0	×
	1	×	×	1	×

$$M_S = A + \overline{B}C$$

		BC			
		00	01	11	10
A	0	0	0	1	×
	1	×	×	1	×


$$M_L = B$$

化简后所得到的 M_S 、 M_L 输出函数最简表达式为

$$M_S = A + \overline{B}C$$

$$M_L = B$$

(4) 根据化简后所得到的 M_S 、 M_L 输出函数最简表达式画出逻辑电路图即为所求，如下图所示：



6.10 交通灯的亮与灭的有效组合如题图 6.10 所示，如果交通灯的控制电路失灵，就可能出现信号灯的亮与灭的无效组合，试设计一个交通控制灯失灵检测电路，检测电路要能检测出任何无效组合。要求用最少与非门实现。

解：(1) 交通灯由红灯 A、黄灯 B、绿灯 C 组成，任意时刻只能有一盏灯亮，其他情况为故障状态。若设灯亮为逻辑状态 1，灯灭为 0；电路输出为 Y，故障 $Y = 1$ 非故障为 $Y = 0$ 。

(2) 根据以上分析可得真值表：


A	B	C	Y
0	0	0	1

0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

(3)由以上真值表利用卡诺图化简可得

$$Y = \overline{\overline{A}BC} + \overline{\overline{A}B\overline{C}} + \overline{\overline{A}B\overline{C}} = \overline{\overline{A}BC} \cdot \overline{\overline{A}B\overline{C}} \cdot \overline{\overline{A}B\overline{C}}$$

(4)其逻辑电路图如下图所示




6.11 人类有四种基本血型:A、B、AB、O 型。输血者与受血者的血型必须符合下述原则: O 型血可以输给任意血型的人,但 O 型血只能接受 O 型血; AB 型血只能输给 AB 型,但 AB 型能接受所有血型; A 型血能输给 A 型和 AB 型,但只能接受 A 型或 O 型血; B 型血能输给 B 型和 AB 型,但只能接受 B 型或 O 型血。1) 试用与非门设计一个检验输血者与受血者血型是否符合上述规定的逻辑电路。如果输血者与受血者的血型符合规定,电路输出“1”(提示:电路只需要四个输入端。它们组成一组二进制代码,每组代码代表一对输血—受血的血型对)。2) 使用 Multisim 软件完成电路功能仿真验证。

解: (1) 根据逻辑功能要求确定输入, 输出变量并进行状态赋值:

设输入变量为 M、N、P、Q, M、N 的四种取值组合代表“输血者”的四种血型 P、Q 的四种取值组合代表“受血者”的四种类型。

输出变量为 Y, 判断输血者与受血者是否符合规定。若符合规定, 则 Y=1, 不符合规定 Y=0。根据题意输血者与受血者关系图如下图所示




(2) 写出真值表

M	N	P	Q	Y	M	N	P	Q	Y
0	0	0	0	1	1	0	0	0	0
0	0	0	1	0	1	0	0	1	0
0	0	1	0	1	1	0	1	0	1
0	0	1	1	0	1	0	1	1	0
0	1	0	0	0	1	1	0	0	1
0	1	0	1	1	1	1	0	1	1
0	1	1	0	1	1	1	1	0	1
0	1	1	1	0	1	1	1	1	1

(3) 根据真值表并化简得逻辑函数 Y 的表达式

$$Y = MN + P\bar{Q} + \overline{M}\overline{N}\bar{Q} + N\bar{P}Q$$

(4) 由逻辑表达式可得逻辑电路图，如下图所示



6.12 设计一个 10-4 线编码器，输出为 8421BCD 码。


解：设输入 $I_9, I_8 \cdots I_0$ 分别表示十进制数码 9, 8...0，输出 Y_3, Y_2, Y_1, Y_0 分别表示 8421 BCD 码的 4 个二进制位。输入低电平有效的编码器真值表如下：

数码	I_9	I_8	I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	Y_3	Y_2	Y_1	Y_0
0	1	1	1	1	1	1	1	1	1	0	0	0	0	0
1	1	1	1	1	1	1	1	1	0	1	0	0	0	1
2	1	1	1	1	1	1	1	0	1	1	0	0	1	0
3	1	1	1	1	1	1	0	1	1	1	0	0	1	1
4	1	1	1	1	1	0	1	1	1	1	0	1	0	0
5	1	1	1	1	0	1	1	1	1	1	0	1	0	1
6	1	1	1	0	1	1	1	1	1	1	0	1	1	0
7	1	1	0	1	1	1	1	1	1	1	0	1	1	1
8	1	0	1	1	1	1	1	1	1	1	1	0	0	0
9	0	1	1	1	1	1	1	1	1	1	1	0	0	1

得到最简逻辑函数为： $Y_3 = \bar{I}_8 + \bar{I}_9 = \bar{I}_8 \bar{I}_9$ $Y_2 = \overline{I_7 I_6 I_5 I_4}$ $Y_1 = \overline{I_7 I_6 I_3 I_2}$

$$Y_0 = \overline{I_9 I_7 I_5 I_3 I_1}$$


逻辑图如下：



6.13 试用 2 片 8-3 线优先编码器 74148，设计一个 10-4 线优先编码器。连接时允许附加必要的门电路。

解：需要 2 片 8 线-3 线优先编码器 74148 接受 10 个输入信号： $A_9 A_8, \dots, A_0$ ，2 片 8 线

-3 线的输出组合形成 4 位二进制代码 $Z_3 Z_2 Z_1 Z_0$ 。组成的 10 线-4 线优先编码器如下图所示：



10 线-4 线优先编码器

6.14 用数据选择器实现 3 个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都能控制电灯由亮变灭或者由灭变亮，并使用 Verilog HDL 编程完成电路设计。

6.15 使用 8 选 1 数据选择器 74HC151 产生以下逻辑函数。

$$Y = AC + \overline{A}\overline{B}\overline{C} + \overline{A}BC$$

- 6.16 设计一个 8 位相同数值比较器，当两数相等时输出 $Y=1$ ，反之输出 $Y=0$ 。
- 6.17 使用 4 位二进制数值比较器 7485 实现一个判断 8 位二进制数大于、等于或小于 168 的逻辑电路，可以使用多片 7485 实现。
- 6.18 试用一片 3-8 线译码器 T3138，实现下列逻辑函数（可使用必要的门电路）：

$$(1) L_1 = \overline{AB}$$

$$(2) L_2 = AB + \overline{AB}$$

$$(3) L_3 = A \oplus B \oplus C$$


解：令函数 C、B、A 作为 74138 的输入变量，并将函数变换为最小项表达式，将函数进一步变换为关于译码器输入变量的最小项表达式并将函数转换为译码器输出变量的逻辑表达式：

$$L_1 = \overline{AB} = \overline{CBA} + \overline{CBA} = m_1 + m_5 = \overline{m_1 \cdot m_5} = \overline{Y_1 \cdot Y_5}$$

$$\begin{aligned} L_2 &= AB + \overline{AB} = CBA + \overline{CBA} + \overline{CBA} + \overline{CBA} \\ &= m_0 + m_3 + m_4 + m_7 \\ &= \overline{m_0 \cdot m_3 \cdot m_4 \cdot m_7} \\ &= \overline{Y_0 \cdot Y_3 \cdot Y_4 \cdot Y_7} \end{aligned}$$

$$\begin{aligned} L_3 &= A \oplus B \oplus C \\ &= CBA + \overline{CBA} + \overline{CBA} + \overline{CBA} \\ &= m_1 + m_2 + m_4 + m_7 \\ &= \overline{Y_1 \cdot Y_2 \cdot Y_4 \cdot Y_7} \end{aligned}$$

逻辑电路图如下图所示



- 6.19 用 4 路数据选择器实现下列函数：

$$(1) L_1(A, B, C) = \sum m(0, 2, 4, 5)$$

$$(2) L_2(A, B, C) = \sum m(1, 3, 5, 7)$$


$$(3) L_3(A, B, C) = \sum m(0, 2, 5, 7)$$

解：

(1) 选择 A、B 变量作为数据选择器的地址变量，令 $A_1=A$ ， $A_0=B$
将函数进行形式变换

$$\begin{aligned} L_1(A, B, C) &= \sum m(0, 2, 4, 5) \\ &= \overline{A}\overline{B}\overline{C} + \overline{A}B\overline{C} + A\overline{B}\overline{C} + A\overline{B}C \\ &= m_0\overline{C} + m_1\overline{C} + m_2 \bullet 1 \end{aligned}$$


根据函数表达式可知令 $D_3=0$ 、 $D_2=1$ 、 $D_1 = D_0 = \overline{C}$ ，画出电路逻辑图如下所示：



(2) 选择 A、B 变量作为数据选择器的地址变量，令 $A_1=A$ ， $A_0=B$
将函数进行形式变换

$$\begin{aligned} L_2(A, B, C) &= \sum (1, 3, 5, 7) \\ &= \overline{A}\overline{B}C + \overline{A}BC + A\overline{B}C + ABC \\ &= (\overline{A}\overline{B} + \overline{A}B + A\overline{B} + AB) C \\ &= (m_0 + m_1 + m_2 + m_3) C \end{aligned}$$

根据函数表达式可知令 $D_0 = D_1 = D_2 = D_3 = C$ ，画出电路逻辑图如下所示：




(3) 选择 A、B 变量作为数据选择器的地址变量，令 $A=A_1$ ， $B=A_0$
将函数进行形式变换

$$\begin{aligned} L_3(A, B, C) &= \sum m(0, 2, 5, 7) \\ &= \overline{A}\overline{B}\overline{C} + \overline{A}B\overline{C} + A\overline{B}C + ABC \\ &= (m_0 + m_1)\overline{C} + (m_2 + m_3)C \end{aligned}$$

根据函数表达式可知令 $D_0 = D_1 = \bar{C}$ $D_2 = D_3 = C$,画出电路逻辑图如下


所示:



(4) 选择 A、B 变量作为数据选择器的地址变量, 令 $A=A_1$, $B=A_0$
将函数进行形式变换

$$\begin{aligned} L_4(A, B, C) &= \prod M(0, 2, 3) \\ &= \overline{(A + B + C)(A + \bar{B} + C)(A + \bar{B} + \bar{C})} \\ &= \overline{ABC + \bar{A}BC + \bar{A}\bar{B}C} \\ &= \overline{m_0 \bullet \bar{C} + m_1 \bullet 1} \end{aligned}$$

根据函数表达式可知令 $D_3=D_2=0$ $D_1 = 1$ $D_0 = \bar{C}$,画出电路逻辑图如下所示:



6.20 用 8 路数据选择器实现下列函数:

(1) $L_1(A, B, C, D) = \sum m(0, 2, 5, 7, 8, 10, 13, 15)$

(2) $L_2(A, B, C, D) = \sum m(0, 3, 4, 5, 9, 10, 12)$

(3) $L_3(A, B, C) = AB + \bar{B}C$


解: (1) 选择 A、B、C 变量作为数据选择器的地址变量, 令 $A=A_2$ 、 $B=A_1$ 、 $C=A_0$
将函数进行形式变换

$$\begin{aligned}
 L_1(A, B, C, D) &= \sum m(0, 2, 5, 7, 8, 10, 13, 15) \\
 &= \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}B\overline{C}\overline{D} + \overline{A}BC\overline{D} + \overline{A}\overline{B}\overline{C}D + \overline{A}\overline{B}CD + \overline{A}BCD + ABCD \\
 &= (m_0 + m_1 + m_4 + m_5)\overline{D} + (m_2 + m_3 + m_6 + m_7)D
 \end{aligned}$$

根据函数表达式可知令

$$D_0 = D_1 = D_4 = D_5 = \overline{C}; \quad D_2 = D_3 = D_6 = D_7 = C$$

所以其逻辑电路图如下图所示




(2) 选择 A、B、C 变量作为数据选择器的地址变量，令 A=A₂、B=A₁、C=A₀ 将函数进行形式变换

$$\begin{aligned}
 L_2(A, B, C, D) &= \sum m(0, 3, 4, 5, 9, 10, 12) \\
 &= \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}B\overline{C}\overline{D} + \overline{A}BC\overline{D} + \overline{A}\overline{B}\overline{C}D + \overline{A}\overline{B}CD + \overline{A}BCD \\
 &= (\overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}C\overline{D}) + (\overline{A}B\overline{C}\overline{D} + \overline{A}BC\overline{D}) + (\overline{A}\overline{B}\overline{C}D + \overline{A}\overline{B}CD) \\
 &= m_2 \cdot 1 + (m_0 + m_5 + m_6))\overline{D} + (m_1 + m_4)D
 \end{aligned}$$

根据函数表达式可知令 $D_0 = D_5 = D_6 = \overline{D}$, $D_1 = D_4 = D$, $D_3 = D_7 = 0$, $D_2 = 1$

所以其逻辑电路图如下图所示




(3) 选择 A、B、C 变量作为数据选择器的地址变量，令 $A=A_2$ 、 $B=A_1$ 、 $C=A_0$ 将函数进行形式变换

$$\begin{aligned} L_3(A, B, C) &= AB + \bar{B}C \\ &= ABC + ABC + \bar{A}\bar{B}C + \bar{A}\bar{B}C \\ &= (m_1 + m_5 + m_6 + m_7) \bullet 1 \end{aligned}$$

根据函数表达式可知令 $D_0 = D_2 = D_3 = D_4 = 0$ 、 $D_1 = D_5 = D_6 = D_7 = 1$

所以其逻辑电路图如下图所示



6.21 试用 3 个一位全加器实现下列逻辑函数：

(1) $L_1(A, B, C) = \sum m(1, 2, 4, 7)$

(2) $L_3(A, B, C) = \sum m(1, 3, 5, 6)$

解：


$$\begin{aligned} L_1(A, B, C) &= \sum m(1, 2, 4, 7) \\ &= \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC \end{aligned}$$

$$\begin{aligned} L_2(A, B, C) &= \prod M(0, 1, 2, 4, 6, 7) \\ &= \overline{\bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + \bar{A}\bar{B}C + ABC} \\ &= \bar{A}\bar{B}C + A\bar{B}\bar{C} \end{aligned}$$

全加器真值表如下所示

A_i	B_i	C_{i-1}	C_i	S_i	A_i	B_i	C_{i-1}	C_i	S_i
0	0	0	0	0	1	0	0	0	1
0	0	1	0	1	1	0	1	1	0
0	1	0	0	1	1	1	0	1	0
0	1	1	1	0	1	1	1	1	1


若令 $A=A_i, B=B_i, C=C_{i-1}$ 则电路逻辑图如下图所示



6.22 将四选一数据选择器，扩展为 16 选一数据选择器。


解：用 4 片四选一数据选择器和 2-4 译码器组成的 16 选一数据选择器如下图所示：

其中 74153 为双四选一数据选择器，74139 为 2-4 译码器。译码器的地址控制端 A_1 、 A_0 和 74153 的地址控制端 A_1 、 A_0 共同构成 16 选一数据选择器的地址控制端 ABCD；74151 的数据输入端构成 16 选一数据选择器的数据输入端 D_0 — D_{15} 输出端为 Y。



6.23 用 2 片 3-8 线译码器 74138，组成 4-16 线译码器。

解：



4 线-16 线译码器

6.24 设计一个编码转换器，将三位 2 进制码转换为循环码。

解：(1) 设 3 位二进制码 ($B_2B_1B_0$)，循环码 ($G_2G_1G_0$) 列出真值表如下：

$$G_i = B_{i+1} \oplus B_i, G_2 = B_3 \oplus B_2 = 0 \oplus B_2 = B_2, G_1 = B_2 \oplus B_1, G_0 = B_1 \oplus B_0$$


B_2	B_1	B_0	G_2	G_1	G_0
0	0	0	0	0	0
0	0	1	0	0	1
0	1	0	0	1	1
0	1	1	0	1	0
1	0	0	1	1	0
1	0	1	1	1	1
1	1	0	1	0	1
1	1	1	1	0	0

(2) 由真值表得到最小项表达式：

$$G_2 = \sum m(4, 5, 6, 7)$$

$$G_1 = \sum m(2, 3, 4, 5,)$$

$$G_0 = \sum m(1, 2, 5, 6)$$



6.25 利用 3-8 线译码器 74138 设计一个一位全加器。

解：全加器真值表为

A_i	B_i	C_{i-1}	C_i	S_i	A_i	B_i	C_{i-1}	C_i	S_i
0	0	0	0	0	1	0	0	0	1
0	0	1	0	1	1	0	1	1	0
0	1	0	0	1	1	1	0	1	0
0	1	1	1	0	1	1	1	1	1


若令 $A_2=A_i$ (被加数), $A_1=B_i$ (加数), $A_0=C_{i-1}$ (低位进位)

根据真值表可得：

$$\begin{aligned}
 S_i &= \overline{A_i} \overline{B_i} C_{i-1} + \overline{A_i} B_i \overline{C_{i-1}} + A_i \overline{B_i} \overline{C_{i-1}} + A_i B_i C_{i-1} \\
 &= \overline{A_2} \overline{A_1} A_0 + \overline{A_2} A_1 \overline{A_0} + A_2 \overline{A_1} \overline{A_0} + A_2 A_1 A_0 \\
 &= \overline{Y_1 Y_2 Y_4 Y_7}
 \end{aligned}$$

$$\text{同理可得： } C_i = \overline{Y_3 Y_5 Y_6 Y_7}$$

其逻辑图如下图所示：




6.26 用 4 位加法器 T1283 和必要的门电路，实现 4 位减法器。

解：原理：被减数-减数=被减数+减数的补码=被减数+减数的反码+1

设减数为 $D_3D_2D_1D_0$ ，被减数为 $A_3A_2A_1A_0$ ，输出为 $S_3S_2S_1S_0$ 。 $C_{-1}=1$ ，

$$B_3B_2B_1B_0 = \overline{D_3D_2D_1D_0}, C_3=0 \text{ 表示有借位信号。}$$

逻辑电路图如下图所示



6.27 试用一片 3-8 线译码器 74138 和两个四输入与非门构成一 7485 位全减器。


解：在减法器中：A_i 为被减数，B_i 为减数，C_{i-1} 为低位借位，D_i 为差，C_i 为借位，令 A_i、B_i、C_{i-1} 分别从 A、B、C 输入。

列全减真值表，如下所示

A _i	B _i	C _{i-1}	D _i	C _i	A _i	B _i	C _{i-1}	D _i	C _i
0	0	0	0	0	1	0	0	1	0
0	0	1	1	1	1	0	1	0	0
0	1	0	1	1	1	1	0	0	0
0	1	1	0	1	1	1	1	1	1


则由真值表可得：

$$\begin{aligned}
 D_i &= \overline{A_i} \overline{B_i} C_{i-1} + \overline{A_i} B_i \overline{C_{i-1}} + A_i \overline{B_i} \overline{C_{i-1}} + A_i B_i C_{i-1} \\
 &= \overline{A} \overline{B} C + \overline{A} B \overline{C} + A \overline{B} \overline{C} + A B C \\
 &= Y_1 + Y_2 + Y_4 + Y_7 \\
 &= \overline{Y_1 Y_2 Y_4 Y_7} \\
 C_i &= \overline{Y_1 Y_2 Y_3 Y_7}
 \end{aligned}$$




6.28 试用一片 4 位 2 进制全加器 74LS283 将余 3 码转换成 8421 码，并使用 Verilog HDL 编程完成电路设计。


解：已知余 3 码输入为 ABCD，设输出 8421BCD 码为 D₃D₂D₁D₀。从 ABCD 中减去 0011 即成 8421BCD 码，减法可用将减数变补与被减数相加的方法实现。0011 的补码为 1101，所以可得逻辑电路图如下图所示




6.29 试分析题图 6.29 所示电路的功能（74148 为 8-3 线优先编码器）。



题图 6.29



题图 P6.30



题图 6.31

解：10 线-4 线优先编码器， $L_3 L_2 L_1 L_0$ 的值在 0000-1001 之间。

6.30 分析题图 6.30 所示电路的功能。

解： $L_1 = \overline{Y_0} \cdot \overline{Y_2}$ $L_2 = \overline{Y_3} \cdot \overline{Y_5} \cdot \overline{Y_6} \cdot \overline{Y_7}$ 即 $L_1 = \overline{CBA} + \overline{CBA} = \overline{AC}$

$$L_2 = \overline{CBA} + \overline{CBA} + \overline{CBA} + \overline{CBA} = AC + AB + BC$$

真值表：

A	B	C	L_1	L_2
0	0	0	1	0
0	0	1	0	0
0	1	0	1	0
0	1	1	0	1
1	0	0	0	0
1	0	1	0	1
1	1	0	0	1
1	1	1	0	1


6.31 某一个 8421BCD 码七段荧光数码管译码电路的 e 段部分出了故障，为使数码管能正确地显示 0~9 十种状态，现要求单独设计一个用与非门组成的 e 段译码器。已知共阳极数码管如题图 6.31 所示。

解：卡诺图如下：


BA \ DC	00	01	11	10
00	0	1	1	0
01	1	1	1	0
11	x	x	x	x

10	0	1	x	x
----	---	---	---	---


$$Y = A + \overline{B}C = \overline{\overline{A + \overline{B}C}} = \overline{\overline{A} \overline{\overline{B}C}} = \overline{\overline{A} \overline{BC}} = \overline{\overline{A} \overline{B} \overline{C}}$$



6.32 分析题图 6.32 所示电路的功能（74148 为 8-3 线优先编码器）。



题图 6.32




题图 6.33

解：当 $I_9=0$ 时， $Y_3Y_2Y_1Y_0=1001$ ；当 $I_9=1$ 、 $I_8=0$ 时， $Y_3Y_2Y_1Y_0=1000$

功能：10 线/4 线优先编码器，优先级别 I_9 最高， I_8 次之，依次降低， I_0 最低。


6.33 画出用两片 4-16 线译码器 74154 组成 5-32 线译码器的接线图。题图 6.33 是 74154 的符号， S_A 和 S_B 是两个控制端（亦称片选端），译码器工作时应使 S_A 和 S_B 同时为低电平，当输入信号 $A_3A_2A_1A_0$ 为 0000 到 1111 共 16 种状态时，输出端从 Y_0 到 Y_{15} 依次给出低电平输出信号，并使用 Multisim 软件完成逻辑电路功能验证。

解：逻辑图如下：



6.34 某医院的某层有 6 个病房和一个大夫值班室，每个病房有一个按钮，在大夫值班室有一个优先编码器电路，该电路可以用数码管显示病房的编码。各个房间按病人病情严重程度不同分类，1 号房间病人病情最重，病情按房间号依次降低，6 号房间病情最轻。试设计一个呼叫装置，该装置按病人的病情严重程度呼叫大夫，若两个或两个以上的病人同时呼叫大夫，则只显示病情最重病人的呼叫，并使用 Verilog HDL 编程完成逻辑电路功能验证。。

解：设 1 号病房按钮为 A1, 2 号病房按钮为 A2, ... 6 号病房按钮为 A6, 设按钮输入低电平有效。



6.35 设计一个电话机信号控制电路。电路有 I_0 （火警）、 I_1 （盗警）和 I_2 （日常业务）三种输入信号，通过排队电路分别从 Y_0 、 Y_1 、 Y_2 输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路 7400（每片含 4 个 2 输入端与非门）实现。

解：(1) 设 $I_0 = 0$ 为无火警信号， $I_0 = 1$ 为有火警信号； $I_1 = 0$ 为无盗警信号， $I_1 = 1$ 为有盗警信号； $I_2 = 0$ 为无日常业务信号， $I_2 = 1$ 为有日常业务信号；输出变量为 Y_0, Y_1, Y_2 ；

$Y_0 = 1$ 为有火警信号通过， $Y_1 = 1$ 为有盗警信号通过， $Y_2 = 1$ 为有日常业务信号通过

列出真值表如下：

输入	输出
$I_0 \quad I_1 \quad I_2$	L_0, L_1, L_2
0 0 0	0 0 0
1 × ×	1 0 0
0 1 ×	0 1 0
0 0 1	0 0 1


(2)由真值表写出逻辑表达式:

$$Y_0 = I_0 \quad Y_1 = \overline{I_0} I_1 \quad Y_2 = \overline{I_0} \overline{I_1} I_2$$

据与非门设计要求得:

$$Y_0 = I_0 \quad Y_1 = \overline{\overline{\overline{I_0} I_1}} \quad Y_2 = \overline{\overline{\overline{\overline{\overline{I_0} \overline{I_1} I_2}}}}$$

(3)画出逻辑图如下:



6.36 用 3-8 线译码器 74138 和 8 选 1 数据选择器 74151 和少量与非门实现组合逻辑电路。当控制变量 $C_2C_1C_0=000$ 时, $F=0$; $C_2C_1C_0=001$ 时, $F=ABC$; $C_2C_1C_0=010$ 时, $F=A+B+C$; $C_2C_1C_0=011$ 时, $F=\overline{ABC}$; $C_2C_1C_0=100$ 时, $F=\overline{A+B+C}$; $C_2C_1C_0=101$ 时, $F=A \oplus B \oplus C$; $C_2C_1C_0=110$ 时, $F=AB+AC+BC$; $C_2C_1C_0=111$ 时, $F=1$ 。画出电路图, 并使用 Multisim 软件完成逻辑电路功能验证。

解:3 线—8 线译码器 74138 输入变量为 CBA,8 选 1 数据选择器 74151 控制变量为 $C_2C_1C_0$
 $C_2C_1C_0=000$ 时, $F=D0=0$;

$C_2C_1C_0=001$ 时, $F=D1=ABC=\overline{Y_7}$;

$C_2C_1C_0=010$ 时, $F=D2=A+B+C=\overline{\overline{ABC}}=\overline{Y_0}$;


$C_2C_1C_0=011$ 时, $F=D3=\overline{ABC}=Y_7$;

$C_2C_1C_0=100$ 时, $F=D4=\overline{A+B+C}=\overline{\overline{ABC}}=\overline{Y_0}$;


$C_2C_1C_0=101$ 时, $F=D5=A \oplus B \oplus C = m_1 + m_2 + m_4 + m_7 = \overline{Y_1} \cdot Y_2 \cdot Y_4 \cdot Y_7$;

$C_2C_1C_0=110$ 时, $F=D6=AB+AC+BC = m_3 + m_5 + m_6 + m_7 = \overline{Y_3} \cdot Y_5 \cdot Y_6 \cdot Y_7$;

$C_2C_1C_0=111$ 时, $F=D7=1$ 。



6.37 分析题图 6.37 所示电路的工作原理，说明电路的功能。



题 P6.37

解：该电路是由 74138 和 74151 组成的三位二进制数码比较器，当二进制数 $CBA = Z_2Z_1Z_0$ 时 $Y=0$ ，当 $CBA \neq Z_2Z_1Z_0$ 时 $Y=1$ 。

5. 18 利用 3 线-8 线译码器 74138 设计一个一位全加器。

解：全加器真值表为


A_i	B_i	C_{i-1}	C_i	S_i	A_i	B_i	C_{i-1}	C_i	S_i
0	0	0	0	0	1	0	0	0	1
0	0	1	0	1	1	0	1	1	0
0	1	0	0	1	1	1	0	1	0
0	1	1	1	0	1	1	1	1	1

若令 $A_2=A_i$ (被加数), $A_1=B_i$ (加数), $A_0=C_{i-1}$ (低位进位)
根据真值表可得：


$$\begin{aligned}
 S_i &= \overline{A_i} \overline{B_i} C_{i-1} + \overline{A_i} B_i \overline{C_{i-1}} + A_i \overline{B_i} \overline{C_{i-1}} + A_i B_i C_{i-1} \\
 &= \overline{A_2} \overline{A_1} \overline{A_0} + \overline{A_2} A_1 \overline{A_0} + A_2 \overline{A_1} \overline{A_0} + A_2 A_1 A_0 \\
 &= \overline{Y_1 Y_2 Y_4 Y_7}
 \end{aligned}$$

同理可得： $C_i = \overline{Y_3 Y_5 Y_6 Y_7}$

其逻辑图如下图所示：



6.38 已知输入为 8421 码 2-10 进制数，要求当输入小于 5 时，输出为输入数加 2，当输入大于、等于 5 时，输出为输入数加 4。试用一片中规模集成 4 位 2 进制全加器 74LS283（如题图 6.38 所示）及与或非门、非门实现电路。请画出逻辑图。



题图 6.38

解：设输入为 $B_3B_2B_1B_0$ ，从 74LS283 $B_3B_2B_1B_0$ 输入， $S_3S_2S_1S_0$ 输出，令 $C_0=0$ 则按题意可得真值表


输 入				输 出				对被加数要求			
B_3	B_2	B_1	B_0	S_3	S_2	S_1	S_0	A_3	A_2	A_1	A_0
0	0	0	0	0	0	1	0	0	0	1	0
0	0	0	1	0	0	1	1	0	0	1	0
0	0	1	0	0	1	0	0	0	0	1	0
0	0	1	1	0	1	0	1	0	0	1	0
0	1	0	0	0	1	1	0	0	0	1	0
0	1	0	1	1	0	0	1	0	1	0	0
0	1	1	0	1	0	1	0	0	1	0	0
0	1	1	1	1	0	1	1	0	1	0	0
1	0	0	0	1	1	0	0	0	1	0	0
1	0	0	1	1	1	0	1	0	1	0	0

表中不可能出现的六种状态未列出，利用卡诺图，并充分利用无关项化简可得

被加数与加数之间的逻辑关系如下：

$$\begin{aligned} A_3 &= A_0 = 0 \\ A_2 &= B_3 + B_2 B_0 + B_2 B_1 \\ A_1 &= \overline{A_2} \end{aligned}$$

逻辑电路图如下所示：



6.39 根据输入的运算指令（命令为两位二进制数码，自行定义），设计一个电路完成两个 1 位二进制数 A、B 的加、减、与、或四种运算，运算的结果用 Y 输出，进位或者借位用 CO 输出。要求采用下列两种方法进行设计：

- (1) 最少化设计方法，采用与非门。
- (2) 层次化设计方法，可采用二选一数据选择器、1 位全加器和适当的门电路。

6.40 试用代数法判断由下列逻辑函数构成的逻辑电路是否有冒险？

(1) $Y = \overline{\overline{AB} + \overline{AB}}$


(2) $Y = \overline{A}(A + B)$

解：(1) $Y = \overline{\overline{AB} + \overline{AB}} = \overline{\overline{AB}} + \overline{\overline{AB}} = AB + \overline{AB}$ 该电路不存在竞争—冒险现象。

(2) $Y = \overline{A}(A + B) = \overline{A}A + \overline{A}B$

当 B=0 时， $Y = \overline{A}A$ ，存在竞争—冒险现象。

6.41 试分析题图 6.41 电路中当 A、B、C、D 单独改变状态时是否存在竞争冒险现象。如果存在竞争冒险现象，那么都发生在其他变量为何种取值的情况下？




题图 6.41

解: $Y = \overline{A}CD + A\overline{B}D + B\overline{C} + C\overline{D}$

由输出 Y 的逻辑表达式可知:

- (1) 当 $B=0, C=D=1$ 时, $Y = A + \overline{A}$, 存在竞争冒险现象;
- (2) 当 $A=1, C=0, D=1$ 时, $Y = B + \overline{B}$, 存在竞争冒险现象;
- (3) 当 $A=0, B=D=1$ 时, $Y = C + \overline{C}$, 存在竞争冒险现象;
- (4) 当 $A=1, B=0, C=1$ 时, $Y = D + \overline{D}$, 存在竞争冒险现象。

6.42 如题图 6.42 所示组合逻辑电路是否存在竞争冒险现象? 若存在用改变逻辑设计的方式消除竞争冒险现象。



题图 6.42

解: $Y = \overline{\overline{\overline{B}A} + \overline{BC}} = \overline{B}ABC = 0$

图示电路其输出值恒为 0, 不存在竞争冒险。

6.43 使用卡诺图判断下列逻辑函数构成的电路是否存在逻辑冒险现象, 若存在请改变逻辑设计消除冒险现象。

(1) $Y = \overline{A}B + \overline{B}D + A\overline{B}C$

(2) $Y = \overline{A}B + \overline{A}C + A\overline{D}$